【課程簡介】
本教程由淺入深、循序漸進,帶領零基礎的學生逐漸掌握Verilog基本語法、數字電路基礎、狀態機編程思路、Vivado基本使用方法、電路原理圖基本閱讀技巧和FPGA基本編程技巧、高速接口、項目實戰等。通過本教程的學習與實戰,學生真正可以進入FPGA的精彩世界。
【課程介紹】
培養目標 |
課程學時 |
人數限制 |
FPGA邏輯開發工程師,FPGA應用開發工程師,FPGA硬件設計工程師等 |
100天 |
30人 |
就業薪資 |
招生對象 |
推薦就業 |
新入職8K-15K |
0零基礎學習(理工科類相關專業) |
就業推薦協議(薪資7K+) |
【講師介紹】
周老師:
中國地質大學(武漢),通信工程學士學位,中國科學院大學,碩博連讀,工學博士學位,德國重離子研究中心(GSI),FAIR 數據獲取,博士后,研究方向:數據獲取、電子學、工業測控、層析成像等;
陳老師:
電子科技大學通信學院 博士后,電子科技大學 電子工程學院 電磁場與微波技術 工學博士;四川大學 電子信息學院 無線電物理 理學碩士,研究方向:射頻、FPGA高性能計算等;
王老師:
本科畢業于電子科技大學(集成電路設計與集成系統專業),碩士畢業于美國特拉華大學,博士畢業于澳大利亞新南威爾士大學,研究方向:集成電路、光伏等;
【課程安排】
授課:全天答疑、錄播 + 直播結合(錄播基礎,直播設計與調試);
直播時間:周二 + 周四(20:00-22:00)周六(13:00-17:00);
【項目實戰】
采用賽靈思原廠+自主研發拓展板;
1、基于ZYNQ7000的虛擬示波器;
2、基于AI的圖像識別系統;
3、實時圖像處理及存儲系統;
【項目包括】
(DDS信號發生器(純verilog)、虛擬示波器(純verilog)、以太網視頻傳輸(純verilog)、UBS3.0視頻圖像傳輸(純verilog)、運動目標檢測(純verilog)、圖像存儲系統(純verilog)、PCIE視頻圖像傳輸(純verilog)、光纖視頻圖像傳輸(純verilog))
【課程大綱】
【機構簡介】
宸極教育是一家全方位教育服務平臺,通過產業資源背景、教育平臺依托,始終堅持人才培養與行業需求緊密對接的理念,打造從學習到就業一站式課程服務體系。
研發并提供大量實戰課程,目前已在西安,成都,重慶,東莞,上海,合肥等建立學習中心。通過互聯網職業賦能、產教融合、校企合作等多個領域打造多維度、致力于培養HarmonyOS的專業人才,并推動國產操作系統的生態系統建設。
擁有豐富的資源和領前的技術,打破了傳統的教育模式,采用企業管理模式,實現學 - 企無縫銜接。并提供持續的在職技術支持。依托華為強大的鴻蒙生態系統,提供的專業技術服務具有高度的品牌確保全流程體系課程。注重培養全方位、多能力、實戰型人才。是為了解決人才短缺而成立的高素質人才培養戰略發展品牌。
教學現場——
教學環境
教學現場
教學氛圍
課堂教學
教學展示
內容教學
教學介紹
機構環境——
服務環境
走廊環境
環境一角
辦公區域
環境一覽
宿舍環境——
環境介紹
沙發桌椅
休閑區域
環境展示